連関資料 :: 実験
資料:324件
-
並列処理に関する実験
- 1回目で受け取って頂きました。
- グリッドコンピューティング 並列処理 ジュリア集合 アムダールの法則 実験
1,100 販売中 2013/04/26- 閲覧(1,970)
-
制御工学実験
- １．実験目的 ２次遅れ系を中心とした動的システムの安定性解析および動特性に関する数値シミュレーションを行う。特に、時間領域の解析を行う。制御対象および閉ループ（PID 制御）系に対する過渡応答の数値計算を通して基本的な制御理論の理解を目的とする。本実験を通して制御工学を中心とした機械工学の専門科目への興味や知識を深め、今後の講義等に生かしていけるようにする。 ＜中略＞ 2-2．システムの安定性 システムの動特性を評価するとき、最も重視される特性は、安定性である。機械構造物の場合、安定性が保証されていないものは、暴走や破壊などの危険を伴う。また、ロボットや生産ラインなどで使用される装置では、性能に影響を与える。したがって、あるシステムにおいてその安定性は、最も把握しておかなければならない特性である。制御工学の始まりは回転速度を制御する「ガバナ（調速器）」をいかに安定化するかといった安定化問題からと言われている。制御工学の中でもこのような理由から基本事項となっている。 そのような安定性を評価する指標が定義されている。あるシステムの伝達関数 の分母D(s)（Denominator）および分子N(s)（Numerator）を定義したとき、分母多項式D(s) を0 とする解をシステムの極という。極の配置とシステムの特性には関連がある。 ＜中略＞ 6.2.フィードバック制御系 MATLAB およびSIMULINK を用いて、PID 制御による閉ループ系のインディシャル応答変化を調べる。制御対象は、式（1）の伝達関数で記述される機械振動系（m = 2、c = 1、k = 1）とする（init trf.m）。また、PID コントローラC(s) の各ゲインパラメータは以下のように設定し数値計算を行う（pid sim.m）。最後に、計算された結果をファイルに保存する（pid sim.dat）。
- レポート 理工学 時間応答 古典制御 実験
- 550 販売中 2006/04/16
- 閲覧(4,830)
-
ヒューマニクス系実験
- ウシ血清からのIgG抗体の精製の目的・手順 目的 Protein G sepharoseを用いたアフィニティークロマトグラフィーで、ウシ血清に含まれるIgG抗体を精製する。 手順 ?Protein G sepharose4 Fast FrowをPoly prepカラムに500μl加える。さらにTBSを10ｍｌ加え、室温で５分間静置【カラムの平衡化】 ?ウシ血清1mlとTBS1mlを2mlチューブで混ぜる ?ウシ血清サンプルをカラムに加え、シーソーシェーカーで１５分間振とうしながら反応させる ?壁を洗うようにカラムにTBSを10ml加え素通し、下部のふたをして、再びカラムにTBS10ml加える。 ?上部、下部のふたを外してバッファーをビーカーに捨てる。上部、下部のふたを蒸留水でよく洗浄 ?下部のふたをして、再びカラムにTBS10mlを加えて、??を再び行う。この洗浄を全部で３回繰り返す。 ?カラムにTBS30mlを素通しする。キムワイプを下部につけ、毛細現象を利用しながら余分なバッファーを吸い取る。 ?【溶出】0.1M Glycine Buffer(pH2.2)50μlを加え、指で軽く混ぜた後、室温で５分間静置。 ?【Protein G sepharoseの除去】ピペットマンでゲルを吸い上げないように溶出液全量を吸い上げる。0.22umに全量を移して、チビタンRde30秒間遠心する。 ??の溶出液に１MTrisHCl(pH8.8)を3.8μl入れ中和 試薬類 □Tris-buffered saline,TBS(20mM Tris-HCl(pH7.5),137mM NaCl)溶液 200ml □Protein G sepharose 4 Fast Flow(20倍希釈)1.2ml□ウシ血清2.2ml □0.1M Glycine Buffer(pH2.2)120μl□1M Tris HCl(pH8.8)15μl 考察 ?血清、血漿の違いとは、血清は血液が凝固して血球成分と淡黄色の透明な液体成分に分かれたときの液体成分のこと。血清には血液凝固にかかわる凝固因子が失われている。 逆に血漿には血液凝固に必要な凝固因子が含まれている。 ?Fc領域とは、抗原との結合活性を持たないばかりか、放置しておくと簡単に結晶化する性質をを持っている領域。免疫系の他の細胞表面に存在するFc受容体と反応し、細胞を活性化、あるいは機能を抑制したり、Fc部分それ自身に捕体成分を活性化するはたらきがあり、抗体の生物活性を発揮する部位のことである。
- レポート 理工学 免疫 IgG抗体 SDS プラスミドDNA 制限酵素
- 550 販売中 2006/06/28
- 閲覧(2,588)
-
モータ制御実験
- 1.センサ特性実験 1.1 実験目的 各サーボ機構に使用される各センサの特性を調べる． 1.2 実験装置・構成 1.2.1 ACサーボ機構 ・教材用自動制御実習装置 製造会社：TAMAGAWA製 ・入力側DCサーボモータ 製造会社：TAMAGAWA製 型番：3353 E53 性能：30W ・出力側サーボモータ 製造会社：TAMAGAWA製 型番：1983 56E5 性能：30W エンコーダ 1000C/T ・入力SYNCHRO 型番：TS5N2E11 性能：100/110V 50/60Hz ・出力SYNCHRO 型番：TS1132E11 性能：90V 50/60Hz ・ポテンションメータ 型番：CP-2FB 性能：1kΩ ・教材用自動制御実習装置 製造会社：TAMAGAWA製 型番：DIGITAL MULTI MATER 性能：195A 1.2.2 DCサーボ機構 ・テスター 製造会社：Sanwa 型番：N501D ・SERVO AMPLIFIER 製造会社：TAMAGAWA製 型番：AU17N5 ・SERVOBOARD 製造会社：TAMAGAWA製 型番：TA15NE ・SYNCHRO CONTROL TRANSFORMER 製造会社：TAMAGAWA製 型番：TS110N54 ・SYNCHRO TRANSMITER 製造会社：TAMAGAWA製 型番：TS110N50 ・SERVOMOTOR GENERATOR 型番：TS86 ・SERVOMOTOR TACHOGENERATOR 型番：TS157 1.3 実験方法 1.3.1 ACサーボ機構における交流特性実験 測定項目 ・偏差角変位 （角度盤より目測） ・シンクロの交流偏差電圧 （端子：INPUT） 手順 ?EXCVOLTスイッチをOFFにし，GAIN1，GAIN2つまみを反時計回 ?電磁クラッチスイッチをCONST側にしておく． ?発信器側のハンドルをまわし，シンクロの交流電圧を0にする． ?そのときの角度を両方の角度盤から読み，記録する． ?ハンドルをまわしながら，シンクロの交流偏差電圧を測定する.（角度は0[deg]〜30[deg]までは2[deg]刻みとし，30[deg]〜100[deg]までは5[deg]刻みとして測定すること）
- レポート 理工学 AC DC センサ ブロック線図 発散
- 550 販売中 2006/02/01
- 閲覧(3,334)
-
IC回路の実験
- １ 目的 基本的な論理回路をICを用いて構成し、その動作を理解することを目的とする。 ２ 理論 2.1論理演算 与えられた命題が真（True）であるか偽（False）であるかを、それぞれ1と0に対応させて、命題どうしの論理和（“OR”）、論理積（“AND”）あるいは否定（“NOT”）等を組合せた新命題に対する真、偽の判定を数式化したものが論理式である。以下では、「＋」が論理和を、「・」が論理積を、また「￣」が否定をあらわすものとする。論理演算では、次の諸式が成立する。 （公理） ， ， ， （交換律） ， （結合律） ， （分配律） （否定の性質） ， ， ⇔ かつ （べき等律） ， （吸収律） ， ， （ド・モルガンの定理） ， 上記の関係を用いて、複雑な論理式の変形や展開、整理などが可能である。論理式の状態を表示するには、先に示した真理値表のほかに、カルノー図を利用すると便利である 2.2 論理ゲートと論理記号 論理ゲートは論理演算を電子回路的に実現したもので、各種の演算回路がIC化されて用意されている。表1に代表的論理ゲートの論理記号と動作をまとめて示
- 情報 論理 回路 ロック 記憶 目的 対応 内容
- 550 販売中 2009/05/21
- 閲覧(3,027)
-
デジタル回路実験
- 1.目的 デジタル回路の基本的動作を理解する。回路の基本的動作を表現する方法と記号、真理値表、タイムチャートについて学ぶ。NAND, Flip, Flop, Counter, Adder回路の動作を実験的に確認し報告にまとめる。 2.理論 2.1デジタル量 アナログに対して、デジタルは最小の単位が決まっていて、最小単位の整数倍でものの量を表す。デジタル電子回路においては回路の電位の状態を二つの状態、電位の高い、低い(あるいはゼロ)で表すので、数学的には2進法で表される。またその組み合わせの状態はブール代数と呼ばれる論理数学で表現される。 2.3フリップフロップ回路 Flip Flop(以下F.F.と略記する)は1ビットの情報を記憶する素子でJとKの2入力とクロック入力端子Cpを持つものをJ-K F.F.と言う。図1にプリセット入力端子PRに“0”レベルを加えるとF.F.の出力端子Qはそれ以前のF.F.の状態に無関係に“1”になり、クリア入力端子CLRを“0”レベルにすると出力Qはそれ以前のF.F.の状態に無関係に“0”となる。PR、CLRともに“0”レベルにするとQ、 ともに“1”となり、PR、CLRが“1”にもどるとQ、 の状態はどちらかが“1”になるか定まらないので、PR、CLRともに“0”にする事は禁止されている。これらの状態を表2の真理値表と図2のタイムチャートに示す。タイムチャートは横に時間経過を表し、縦にそれぞれの位置の電圧でON、OFFの状態を表し、動作のタイミングを真理値表より明確に表す事が出来る。 2.4カウンター カウンタはパルスの数を計数する回路でデジタル回路に欠く事が出来ない重要なものの一つである。回路構成はF.F.を基礎としてF.F.一回路につき2進数1桁の計数が行える。このことからF.F.によるカウンタをバイナリイ・カウンタという。
- レポート 理工学 理論回路 NAND Flop Counter Adder
- 550 販売中 2005/07/25
- 閲覧(56,402)
